1抗幹擾研究的必要性
盡管單片機在智能化儀器儀表領域的應用越來越深入和廣泛，有效地提高了儀表生產效率，改善了工作條件，大大提高了控製質量與經濟效益，但是，通常係統儀表的工作環境往往是比較惡劣和複雜的，其應用的可靠性、安全性就成為一個非常儀表突出的問題。幹擾會導致控製誤差加大，嚴重時會使係統失靈，甚至造成巨大的儀表損失。
影響係統可靠、安全運行的主要因素是來自係統內部和外部的各種電氣幹儀表擾，以及係統結構設計、元器件選擇、安裝、製造工藝和外部環境條件等。這些儀表因素對測控係統造成的幹擾後果主要表現在下述幾個方麵.
一、數據釆集誤差加大
幹擾侵入微機係統測量單元模擬信號的輸入通道，疊加在有用信號之上，會儀表使數據釆集誤差加大，特別是當傳感器輸出微弱信號時，幹擾更加嚴重。
二、控製狀態失靈
一般微機輸出的控製信號較大，不易受到外界的幹擾。但微機輸出的控製信儀表號常依據某些條件的狀態輸入信號和這些信號的邏輯處理結果，若這些輸入的狀儀表態信號受到幹擾，引入虛假狀態信號，將導致輸出控製誤差加大，甚至控製失常。
三、數據受幹擾發生變化
微機係統中，由於RAM存儲器是可以讀/寫的，因此在幹擾的侵害下,RAM儀表中的數據有可能被竄改。在單片機係統中，程序及表格、常數存於程序存儲器儀表EPROM中，避免了這些數據受幹擾破壞#但是，對於內RAM,外擴RAM中的儀表數據都有可能受到外界幹擾而變化。根據幹擾竄入的途徑、受幹擾數據的性質不儀表同，係統受損壞的情況也不同。有的造成數據誤差，有的使控製失靈，有的改變儀表程序狀態，有的改變某些部件（如定時器/計數器、串行口等）的工作狀態等。

微機中程序計數器PC的正常工作，是係統維持程序正常運行的關鍵所在。儀表但若外界幹擾導致PC值的改變，破壞了程序的正常運行。由於受幹擾後的PC儀表值是隨機的，因而導致程序混亂。通常的情況是程序將執行一係列毫無意義的指儀表令，最後進入“死循環七這將使輸出嚴重混亂或係統失靈。
2控製器硬件上的抗幹擾設計
2.1儀表PCB的可靠性設計
目前PCB板的布線采用計算機輔助設計軟件來完成，可以大大減少布線的儀表出錯率，也便於電路檢査^但是使用這些軟件的自動布線是很難能進行可靠性布儀表線設計。例如係統的電源、地線安排，器件布置的考慮，模擬、數字電路的不同儀表處理要求，時鍾電路的安排考慮等.這些PCB的可靠性設計常常要依靠手工布儀表線完成。同時利用PCB的自動化軟件輔助工具的分析、識別、判斷能力，及時儀表檢查及修正手工布線錯誤。
PCB可靠設計內容主要有PCB的總體設計，電源、地線布置，去耦設計和儀表布線設計。
—、PCB的總體設計
PCB的總體設計中，應滿足以下幾項基本要求，
a）區域劃分
設計PCB時，首先要按電路類型進行區域規劃。即模擬電路與數字電路分儀表開，以降低數字噪聲對敏感的模擬電路的耦合;功率驅動部分為大功率電路部分，儀表噪聲能量大，應與模擬和數字部分分開。在本控製器中PCB設計中，數字地與儀表模擬地分開，一點相連。功率驅動部分設計在另外獨立的PCB板上。
b）留好地線結構空間
PCB上必須有足夠的地線空間，地線空間應在決定集成電路和器件位置之儀表前考慮。地線設計是PCB設計的重要一環，切不可忽視，通常采用手工布置.
c）集成電路及器件的安排應遵循以下原則：最短距離連線要求。盡量縮短

元器件相互間的布線距離；盡量縮短高頻信號的布線距離與區域；高頻信號的輸儀表入、輸出盡量靠近；盡量縮短與產生電磁幹擾信號相關的布線距離；同時應為高儀表頻信號提供一條低阻抗（最小環路區域）信號返回路程：在高頻信號線兩邊布上地儀表線，可為其它信號提供屏蔽。
二、電源、地線設計
a）地線設計
地線是信號電流或電源電流的返回路程。地線隻要存在阻抗，就會產生信號儀表壓降，形成噪聲。這些噪聲對於與該地線有關的電路要形成幹擾。通常，有共地儀表阻抗形成的幹擾。
在具體的地線設計中，信號地可分為單點接地、多點接地和混合接地。單點儀表接地防止共地阻抗幹擾，適合於低頻信號；多點接地使地線盡可能短，以降低高儀表頻阻抗和輻射能力，多用於高頻係統；混合接地要保證單點接地的同時，有高頻儀表電容接地通道。
PCB上地線設計的原則是：最小的阻抗、最小的回路麵積以及最小的公共儀表阻抗。雙層板的地線網格設計中，由於PCB不可能設置地線層，所以設置地線儀表網格則是雙層板中地線設計的最佳方案。它提供了類似地線層效果，可縮小環路儀表麵積，並將地線阻抗降至最低。在PCB的一麵水平布線，另一麵垂直布線，在儀表地線交錯處通過過孔相連，形成網格，網格麵積宜小，最好不要超過1平方英寸。
釆用這樣的網格地線後，信號在板上任何區域上的返回路徑不超過0.5英寸（25.4mm）。
b）電源設計
在PCB上除了應將模擬電路和數字電路分開布置外，在供電上也要分別獨儀表立供電，以防止數字電路噪聲對模擬電路的幹擾。電源布線設計應盡可能使電源儀表線布在地線上（下）層或近旁。這有利於將電源線中的噪聲回送到地線上，有於減儀表少噪聲的輻射環路區域。如果采用鐵氧體或傳感器等濾波器來降低供電線路上的儀表噪聲，必須讓它們非常接近MCU引腳，才能在抑製MCU噪聲，以及避免噪聲儀表傳至PCB線跡上。
c）產品地線設計
作為一個電子產品應有一個完整的地線係統，產品內部無論是主板、麵板、儀表電源板、I/O接口、伺服驅動板都有許多接地點，但所有接地點都應有相同的儀表地電平，即最終這許多接地點都要連在一起。在主線路板上數字電路、模擬電路儀表和大功率開關電路都有獨立的地線及地線引出端，它們和係統的輸入/輸出通道儀表地線分別與電源係地相連*而且該點還與機殼及電源屏蔽線相連。
三、去耦設計
數字係統中總是產生和傳遞各種脈衝信號波形，這些波形都由一個基波和許儀表多高次諧波組成。當脈衝信號邊沿很陡時,會有很高的高次諧波，⑵這時，任儀表何一個與之相連的PCB線跡、元器件及連接物都可成為輻射天線。而相鄰的線儀表跡、元器件也可通過輻射或電容耦合接收這些高頻噪聲幹擾，數字係統中最主要儀表的數字噪聲是數字集成電路運行的電源電流瞬變噪聲，因此，首先要解決電源去儀表耦設計。如果不采取去耦措施，即在電源和地端並接去耦電容來吸收這個尖峰瞬儀表變電流，就會對係統形成電磁幹擾。通常加去耦電容，其容值為0.01PF。對於儀表一個數字係統，由於總線切換而產生的瞬變電流是很大的，另外，通過電源也會儀表引入一些高頻噪聲，因此，常在數字係統的電源入口處並接一個W-lOOuF的儀表電容來進一步去耦。
在信號輸入的條件下，對所有的輸入輸出端采用LC電路去耦，特別對無屏儀表蔽的輸入輸出線更為重要。在信號線上可使用RC低通濾波器，盡量減少帶寬。儀表例如，在放大器、比較器的輸入端與地之間並聯一個小電容（如47pF）去耦，在傳儀表感器小信號輸入到模數轉換器CS5531以前，加了一儀表RC低通濾波器，目的是濾去儀表髙頻噪聲。
在完成PCB設計的總體布置，畫好電源、地線、器件位置及去耦電容後，儀表具體布線時應遵循下列原則：
a）為了防止信號線間的幹擾，無論是多層板還是雙層板，相鄰層的信號線儀表應按相互垂直布線。
b）電源線和地線應盡量粗些。所有未使用空間都設計成地線平麵，以減少地線阻抗。
c）數字係統的的每條信號線應盡量靠近地線，以減少噪聲阻抗。然而，對於大量的地址線，數據線來說，不可能都滿足這一要求，則盡可能安排好低位地儀表址線、數據線。
d）全部布線設計完畢後，再次檢査地線，將地線盡量加粗，特別是較細的地線。
2.2電源幹擾的抑製
除強電被控設備外，控製器的各個單元都需要直流電源供電。是由市電電網儀表的交流電經過變壓、整流、濾波、穩壓後向係統提供直流電源。由於變壓器的初儀表級繞組接在市電電網上，電網上的各種幹擾便會引入係統。因此，交流電源既是儀表計算機使用的電源，又是一個嚴重汙染的幹擾源。這種汙染通過設備的電源線傳儀表入係統的內部，對計算機產生影響。除此之外，由於電源共用，各電子設備之間儀表通過電源也會產生相互幹擾。
根據工程統計分析，微機係統有70%的幹擾是通過電源耦合進來的。因此,儀表提高電源係統的供電質量，對確保係統安全可靠運行是非常重要的。電源抗幹擾儀表的基本途徑有以下幾點：
a）采用交流穩壓器.當電網電壓波動範圍較大時，應使用交流穩壓器.若釆用磁飽和式交流穩壓器，對來自電源的噪聲幹擾也有很好的抑製作用。    :
b）電源濾波器。交流電源引線上的濾波器可以抑製輸入端的瞬態幹擾。直流電源的輸出也接入電容濾波器，以使輸出電壓的紋波限製在一定範圍內，並能抑儀表製數字信號產生的脈衝幹擾。
c）在要求供電質量很高的特殊情況下，可以釆用發電機組或逆變器供電，如采用在線式UPS不間斷電源供電，
d）電源變壓器釆取屏蔽措施。利用幾毫米厚的高導磁材料（如坡莫合金）將變壓器嚴密的屏蔽起來，以減少漏磁通的影響。
e）在每塊印刷電路板的電源與地之間並接去耦電容，即5—10uF的電解電容儀表和一個0.01-0,19的電容，這可以消除電源線和地線中的脈衝電流幹擾。
f）釆用分立式供電。整個係統不是統一變壓、濾波、穩壓後供各單元電路使用，而是變壓後直接送給各單元電路的整流、濾波、穩壓。這樣可以有效地消除儀表各單元電路間的電源線、地線間的耦合幹擾，又提高了供電質量，增大了散熱麵儀表積。
g）分類供電方式“把空調、照明、動力設備分為一類供電方式，把微機及其儀表外設分為一類供電方式，以避免強電設備工作時對微機係統的幹擾。
在本控製器的設計中，市電經交流穩壓器後，采用分立式供電，通過穩壓、儀表濾波後供各單元電路使用。同時，由於傳感器將非電物理量轉換成微弱電信號時,儀表其供電電源精度對轉換後的輸出信號影響極大，單獨供應一組±15V電源。
2.3傳感器外部噪聲幹擾的抑製
傳感器最大的外部噪聲源是連接在交流電源上的電動機、電焊機等產生電火花的機器以及繼電器、電磁閥門等°這些噪聲源通過電容、電磁耦合對傳感器形成幹擾。測量電路往往是模擬電路和數字電路的混合體。數字電路工作電流的變化也會影響模擬電路而產生噪聲，因而測控裝置的配線技術是首先要考慮的。對於靜電感應噪聲，可在信號線或箱體上包一層金屬導體屏蔽層，並將屏蔽層端點接地，對於電磁感應噪聲，配線時應盡量使信號線遠離強電線，以減小互感，減小電磁感應噪聲；為了降低電磁感應噪聲，信號電纜還可用金屬導體層來屏蔽,並且使屏蔽層端點接地除此之外，還釆用雙絞信號線，它對抑製噪聲也很有效,因為它們產生方向相反的感應電壓，所產生的磁通相互抵消。抑製外部噪聲對傳感器的幹擾，也可釆用物理隔離，即對小信號低電平的隔離，傳感器及其信號連線應盡量遠離高電子大功率的導線和元器件（如變壓器），以減少噪聲和電磁場的幹擾。為了實行物理隔離，即使同一設備內部也應當把這兩類信號導線分開走線。遠距離走線時，更應注意把信號電纜和功率電纜分開，並保持一定的距離◎必要時還可以用鋼管或金屬蛇皮管把它們分別套起來，以增加屏蔽效果。
 

文章來源於網絡轉載，侵刪