一、簡介
在我國，目前能源使用率僅為33%，相比世界領先水平少10%，單位產品的耗能是世界先進水平的兩倍，主要產品的耗能比世界先進水平高出40%。為此，國家“十一五”規劃到2010 年實現萬元GDP 能耗降低20%，並減少10%的有害排放。由此可見，節能減排是我國工業企業麵臨的重大課題。
對於稱重儀表而言，節能不僅僅響應了國家號召，為社會做出一份貢獻，而且也為自己的產品增加了亮點。
我們可以把節能看成：
1. 利用天然能源，如太陽能等。
2. 儀表自身降低損耗及提高電能利用率。
二、天然能源———太陽能
太陽能電池係一種利用太陽光直接發電的光電半導體薄片，隻要一照到光, 瞬間就可輸出電壓及電流。太陽能電池的發電能源來自於光的波長，陽光或白熾燈的波長較為適用。屬於“室內型的非晶”太陽能電池如果長期拿到戶外曝曬，有可能導致其損壞；反之，如果適合室外的太陽能電池如果用於室內，也不能達到期望的效果，所以在選擇太陽能電池時，要根據應用環境而定。太陽能板的規格除了外形尺寸之外，另有一些特性數據，其中Voc= 開路電壓，Isc= 短路電流,Vmp(Vop)= 最大工作電壓，Imp(Iop)= 最大工作電流，Vmp×Imp=W瓦/(最大)功率。這些參數都是在特定條件下測得的，實際應用中達不到標定值，並且還要考慮天氣、季節等因素。所以，實際應用一般用蓄電池作為備份電源。
目前在國外已經出現用太陽能供電的稱重儀表及整秤，由於太陽能電池價格偏高及市場實際需求等因素，目前國內用太陽能供電的稱重儀表及整秤還很少見。
三、儀表自身參數
1. 降低器件造成的損耗
選擇元器件時，盡可能選擇低功耗的元器件。其它與功耗有關的因素還包括：供電電壓和時鍾頻率、接口電路以及動態管理等等。
1.1 器件供電電壓和時鍾頻率
正如大家所熟知的，在數字集成電路設計中，CMOS 電路的總功耗包括：
a. 靜態功耗，如晶體管漏電，電路不工作時也存在，與開關活動無關，與其動態功耗相比基本可以忽略不計，故暫不考慮；
b. 動態功耗，其粗略估算公式為：
P=CFV2
其中，C 為負載電容；F 為開關頻率；V 電源電壓。
可見，電壓越高，時鍾頻率越快，則功率消耗越大。所以，在能夠滿足功能正常的前提下，盡可能選擇工作電壓低的器件。對於已經選定的器件，盡可能降低供電電壓和工作頻率。
1.2 係統動態管理
所謂動態管理就是在係統運行期間通過對係統的運行頻率或電壓的動態控製，以及各種不同工作模式的切換來達到節省功耗的目的，這種動態控製是與係統的運行狀態密切相關的，這個工作往往通過軟件來實現。
選取合適的工作模式。
控製部分：現在很多CPU 都有多種工作模式，我們可以通過控製CPU 進入不同的模式來達到省電的目的。以Silicon Labs 8051F CPU 為例，它有3 種基本的工作模式：第一種是完全工作模式：所有模塊都上電工作；第二種是等待模式：外設工作，而CPU 不工作；第三種：同時對低功耗的電池供電來說也是最重要的一種，就是停機模式。停機模式下設備完全停止功耗。假如定義等待模式和停機模式為空閑模式，則：
I 平均=（t 工作×I 工作+t 空閑×I 空閑）/（t 工作+t 空閑）
可以想象，CPU 在全速運行的時候比在等待或者停機的時候消耗的功率大得多。省電的原則就是讓正常運行模式遠比空閑模式少占用時間。也就是說，我們可以通過設置使CPU 盡可能工作在空閑狀態，然後通過相應的中斷喚醒CPU，恢複到正常工作模式，處理響應的事件，然後再進入空閑模式。
但是，工作在不同模式下，切忌頻繁切換。因為在啟動期間，一直到振蕩器穩定下來之前，CPU 即使是空閑的也會耗能。
其他外設部分：鍵盤掃描部分正常情況下連續掃描，在長時間都沒有輸入時，可以將用較慢的掃描模式，一旦出現用戶輸入，係統立即進入有效掃描模式。同理，顯示屏也可以通過動態調整的方式，適時改變背光、亮度等參數達到省電的目的。
適時關閉/ 打開各功能模塊或電路部分。一般來講，電路各功能模塊可能不需要同時工作，將不同的功能模塊分別進行控製，從而動態的控製各部分供電分配。例如：在不需要串口輸出時將串口芯片電源斷電，從而降低一部分功耗；CPU內部有各種功能模塊，像Silicon Labs 8051F 提供了ADC、DAC 等功能模塊，但這些模塊在設計中可能不需要同時工作，通過設置寄存器可以有選擇地關閉不需要的功能模塊，以達到節省電的目的，比如適時通過相應寄存器的設置關閉ADC，則可以節省近1mA 的電流，如表1 所示。
1.3 接口電路的低功耗設計
接口電路的低功耗設計中，除了考慮選用靜態電流較低的外圍芯片外，還應該考慮a.輸出引腳上拉電阻/ 下拉電阻的配置，例如：在一個3.3V 的係統裏用3.3KΩ 為上拉電阻，當輸出為“0”的時候，其電流消耗就為1mA，所以在能夠正常驅動後級的情況下，應該盡可能選取更大的阻值。另外，當一個信號在多數情況下時為低的時候，我們也可以考慮用下拉電阻以節省功耗。b.由於模擬輸入提供了高阻抗狀態，消耗電流很小。所以隻要可能，就盡量把複用的I/O 引腳配置成模擬輸入。
2. 提高儀表電能利用率
2.1 電源供給電路
在對功耗要求嚴格的情況下，就必須仔細考慮采用何種電壓變換方式。通常有：
線性穩壓(Linear Regulator) 包括LDO(LowDrop- Out)；以及DC to DC。
對於線性穩壓來說，其特點時電路結構簡單，所需元件數量少，但其致命弱點就是效率低，功耗高。假設采用LM7805，輸入12V，輸出電壓為5V，壓差為7V，輸出的電流為0.2A 的情況下，我們可以計算出消費在線性穩壓器上的功率為P=ΔV ×IOUT=7 ×0.2=1.4w， 效率僅為η ＝5/12=41.7%，由這個結果我們可以看出，有一大半功率消耗在IC 本身上。
DC to DC 電路的特點是效率高，升降壓靈活，但缺點時電路相對複雜，幹擾較大。一般常見的由Boost 和Buck 兩種電路，前者用於升壓，後者用於降壓。仍以從12V 轉換到5V 0.2A 負載為例，選用LINEAR 公司LT1776，如下圖1 所示，由轉換效率圖可見，當輸入為12v，輸出為5v 時，轉換效率在80％以上，比線性穩壓器轉換效率增加了一倍。
從上麵的論述中我們可見，在適當的情況下使用DC- DC 的電壓轉換線路，可以有效地節約能量，降低整機功耗。
2.2 適當改變電源的連接方式
為了使幹電池能夠充分被利用，筆者曾經做過這樣的電路，用戶要求儀表使用幹電池，使用時間500 小時以上。我們采用2 組3 節電池並聯供電，當電池電壓低於3.3V 時，再將兩組電池串聯起來，等電池電壓再次低於5.6V 時，電池基本上沒有電了。由於是小電流放電，串聯後還可以增加幾十小時的工作時間。
3．小結
對於稱重儀表而言，節能主要表現在：①選取合適的能源；②采用合適的元器件（如MCU）及電路工作方式；③選取合適工作電壓、係統運行頻率並加以動態管理；④選取合適的電源電路。當然，這些方式可能以各種組合出現在稱重儀表設計中，從而，讓我們的儀表更加節能，更加有亮點。

 本文源於網絡轉載，如有侵權，請聯係刪除